整合主要時序元件 FPGA時脈性能大增

作者: Kirk Jensen
2011 年 04 月 14 日
可編程時脈分配積體電路不僅可以減少PCB元件數量、降低布線複雜度,更可滿足設計人員在較小尺寸晶片中獲得更多I/O的需求,進而應用在高性能通訊計算領域。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

利用無線模組送出感測訊號 MCU實現3D擷取/搖控

2008 年 06 月 03 日

全新脈衝電平調變技術提升HB LED發光效能

2009 年 09 月 07 日

微軟WP7新平台攻勢起 智慧型手機OS戰火升溫

2011 年 07 月 21 日

內建高通濾波器 加速度計強化系統省電機制

2013 年 04 月 25 日

擴增測試通道/協定觸發功能 MSO強化DDR除錯效能

2015 年 03 月 05 日

多方蒐集環境數據 IoT感測樁推動農業智慧升級

2023 年 04 月 16 日
前一篇
友達布局LED晶片 產業鏈擬垂直整合備戰
下一篇
浩網5月2日開辦溫度量測控制技術課程